Family list 2 family member for: JP2002041160 Derived from 1 application.

POWER CONTROLLER AND POWER CONTROL METHOD AND RECORDING MEDIUM WITH POWER CONTROL PROGRAM RECORDED Publication info: JP3475237B2 B2 - 2003-12-08

JP2002041160 A - 2002-02-08

Data supplied from the esp@cenet database - Worldwide

# POWER CONTROLLER AND POWER CONTROL METHOD AND RECORDING MEDIUM WITH POWER CONTROL PROGRAM RECORDED

Patent number:

JP2002041160

**Publication date:** 

2002-02-08

Inventor:

SAKURAI TAKAYASU; KAWAGUCHI HIROSHI; NOSE KOICHI

Applicant:

**UNIV TOKYO** 

Classification:
- international:

G05F3/24; H01L21/822; H01L27/04; H01L21/8238; H01L27/092;

G05F3/08; H01L21/70; H01L27/04; H01L27/085; (IPC1-7):

H01L21/8238; H01L27/092; G05F3/24; H01L21/822; H01L27/04


- european:

Application number: JP20000221676 20000724 Priority number(s): JP20000221676 20000724

Report a data error here

#### Abstract of JP2002041160

PROBLEM TO BE SOLVED: To perform the real time processing of a CMOS semiconductor circuit with optimal power consumption. SOLUTION: A threshold voltage control circuit 7 controls the threshold voltages of the NMOS element and PMOS element of a CMOS semiconductor circuit included in hardware 3. A processor 1 transmits a command to a voltage control circuit 2 by software so that the threshold voltages can be dynamically controlled according to at least two modes corresponding to at least two operating speeds.



Data supplied from the esp@cenet database - Worldwide

#### (19)日本国特許庁(JP)

### (12)公開特許公報 (A)

### (11)特許出願公開番号 特開2002—41160

(P2002-41160A) (43)公開日 平成14年2月8日(2002.2.8)

(51) Int. Cl. '	識別記号	FΙ		テーマコート・	(参考)
G05F 3/24		G05F 3/24	Z	5F038	
H01L 27/04		H01L 27/04	В	5F048	
21/822		27/08	321 D	5H420	
// H01L 21/8238					
27/092					
		審査請求 有	請求項の数1	8 OL (全	12頁)
(21)出願番号	特願2000-221676(P2000-221676)		人 391012327 東京大学長		
(22)出願日	平成12年7月24日(2000.7.24)	東京都文京区本郷7丁目3番1号			

(72)発明者 桜井 貴康

東京都世田谷区宮坂2-21-15

(72)発明者 川口 博

千葉県船橋市藤原7-8-8-205

(72)発明者 野瀬 浩一

埼玉県三郷市東町206

(74)代理人 100059258

弁理士 杉村 暁秀 (外2名)


最終頁に続く

#### (54) 【発明の名称】電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体

#### (57)【要約】

【課題】 CMOS半導体回路の実時間処理を最適な消費電力で行う。

【解決手段】 しきい値電圧制御回路7は、ハードウェア3に含まれるCMOS半導体回路のNMOS素子及びPMOS素子のしきい値電圧をそれぞれ制御する。プロセッサ1は、2以上の動作速度に対応する2以上のモードに従ってしきい値電圧を動的に制御するよう電圧制御回路2にソフトウェアによってコマンドを送信する。



#### 【特許請求の範囲】

【請求項1】 NMOS素子及びPMOS素子を有する CMOS半導体集積回路の電力を制御する電力制御装置 であって、

前記NMOS素子及び/又はPMOS素子のしきい値電 圧をそれぞれ制御するしきい値電圧制御手段と、

2以上の動作速度にそれぞれ対応する2以上のモードに 従ってしきい値電圧を動的に制御するよう前記しきい値 電圧制御手段にコマンドをソフトウェアによって送信す るしきい値電圧設定手段とを具えることを特徴とする電 10 力制御装置。

【請求項2】 前記モードが、前記NMOS素子のしき い値電圧を第1電圧とするとともに前記PMOS素子の しきい値電圧を第2電圧とした最も高速な第1動作速度 モードと、前記NMOS素子のしきい値電圧を第3電圧 とするとともに前記PMOS素子のしきい値電圧を第4 電圧とした前記第1動作速度より低速の第2動作速度モ ードとを有し、前記第3電圧を前記第1電圧よりも高く し及び/又は前記第4電圧を前記第2電圧よりも低くし たことを特徴とする請求項1記載の電力制御装置。

【請求項3】 電源電圧を0.8 V以下とし、前記NM OS素子のしきい値電圧の最小値を0.2 V以下とし及 び/又は前記PMOS素子のしきい値電圧の最大値を一 0.2 V以上としたことを特徴とする請求項1又は2記 載の電力制御装置。

前記しきい値電圧制御手段が、前記NM 【請求項4】 OS素子及び/又はPMOS素子の基板電圧をそれぞれ 制御する基板電圧制御手段を有し、

前記しきい値電圧設定手段が、前記2以上の動作速度及 び待機状態に対応する3以上のモードに従って基板電圧 30 を動的に制御するよう前記基板電圧制御手段にコマンド を送信する基板電圧設定手段を有することを特徴とする 請求項1から3のうちのいずれか1項に記載の電力制御 装置。

【請求項5】 前記第1動作速度モードにおいて、前 記NMOS素子の基板電圧を第5電圧とするとともに前 記PMOS素子の基板電圧を第6電圧とし、前記第2動 作速度モードにおいて、前記NMOS素子の基板電圧を 第7電圧とするとともに前記PMOS素子の基板電圧を 第8電圧とし、前記第7電圧を前記第5電圧よりも低く 40 し及び/又は前記第8電圧を前記第6電圧よりも高くし たことを特徴とする請求項4記載の電力制御装置。

【請求項6】 前記第5電圧を零より高くし及び/又は 前記第6電圧を電源電圧より低くしたことを特徴とする 請求項5記載の電力制御装置。

【請求項7】 前記しきい値電圧制御手段が、前記NM OS素子及び/又はPMOS素子のバックゲート電圧を それぞれ制御するバックゲート電圧制御手段を有し、 前記しきい値電圧設定手段が、前記2以上の動作速度及 一ト電圧を動的に制御するよう前記バックゲート電圧制 御手段にコマンドを送信するバックゲート電圧設定手段 を有することを特徴とする請求項1から3のうちのいず れか1項に記載の電力制御装置。

【請求項8】 前記第1動作速度モードにおいて、前記 NMOS素子のバックゲート電圧を第9電圧とするとと もに前記 PMOS素子のバックゲート電圧を第10電圧 とし、前記第2動作速度モードにおいて、前記第2動作 速度前記NMOS素子のバックゲート電圧を第11電圧 とするとともに前記PMOS素子のバックゲート電圧を 第12電圧とし、前記第11電圧を前記第9電圧よりも 低くし及び/又は前記第12電圧を前記第10電圧より も高くしたことを特徴とする請求項7記載の電力制御装 置。

【請求項9】 前記第9電圧を零より高くし及び/又は 前記第10電圧を電源電圧より低くしたことを特徴とす る請求項8記載の電力制御装置。

【請求項10】 前記CMOS半導体回路に直列接続し た遮断NMOS素子及び/又は遮断PMOS素子のゲー ト電圧を制御するゲート電圧制御手段と、

待機状態に対応するモードにおいて、前記遮断NMOS 素子及び/又は遮断PMOS素子のゲート電圧に負のバ イアスをかけるよう前記ゲート電圧制御手段にコマンド を送信するゲート電圧設定手段とを更に具えることを特 徴とする請求項1から9のうちのいずれか1項に記載の 電力制御装置。

【請求項11】 前記CMOS半導体回路に直列接続し た遮断NMOS素子及び/又は遮断PMOS素子のゲー ト電圧を制御するゲート電圧制御手段と、

前記第1動作速度モード及び第2動作速度モードにおい て、前記遮断NMOS素子及び/又は遮断PMOS素子 のゲート電圧を電源電圧以上にバイアスをかけるよう前 記ゲート電圧制御手段にコマンドを送信するゲート電圧 設定手段とを更に具えることを特徴とする請求項1から 9のうちのいずれか1項に記載の電力制御装置。

NMOS素子及びPMOS素子を有す 【請求項12】 るCMOS半導体集積回路を具えるプロセッサと、 そのNMOS素子及び/又はPMOS素子に可変のしき い値電圧を制御するしきい値電圧制御手段とを具え、

前記プロセッサが、割り当てられたシンクフレームを適 切なタイムスロットに分割し、これらタイムスロットの 各々について、リアルタイム制御を保証する時間を算出 し、その時間内にタスクが終了するような値のうちの最 小のものとなるように、前記プロセッサの動作を制御す る可変のクロック周波数を決定し、そのクロック周波数 に基づいて前記しきい値電圧を決定するしきい値電圧決 定手段を有することを特徴とする電力制御装置。

【請求項13】 nを自然数とし、kをn未満の自然数 とした場合、前記クロック周波数を、所定の周波数のk び待機状態に対応する3以上のモードに従ってバックゲ 50 /n倍としたことを特徴とする請求項12記載の電力制

御装置。

【請求項14】 前記プロセッサが、前記しきい値電圧 設定手段が前記しきい値を最適化するための関係を参照 可能な独立した参照手段を有することを特徴とする請求 項12又は13記載の電力制御装置。

【請求項15】 前記関係を前記しきい値電圧及びクロ ック周波数に応じて決定したことを特徴とする請求項1 4 記載の電力制御装置。

【請求項16】 前記しきい値電圧決定手段が、前記プ ロセッサから送信されるコマンドに応答して前記しきい 10 値電圧を決定するように構成したことを特徴とする請求 項12から15のうちのいずれか1項に記載の電力制御 装置。

【請求項17】 しきい値電圧を最適化する電力制御方 法であって、

割り当てられたシンクフレームを適切なタイムスロット に分割し、これらタイムスロットの各々について、リア ルタイム制御を保証する時間を算出し、その時間内にタ スクが終了するような値のうちの最小のものとなるよう に、前記プロセッサの動作を制御する可変のクロック周 20 波数を決定し、そのクロック周波数に基づいて前記しき い値電圧を決定するしきい値電圧決定ステップを有する ことを特徴とする電力制御方法。

【請求項18】 しきい値電圧を最適化する電力制御プ ログラムを記録した記録媒体であって、

割り当てられたシンクフレームを適切なタイムスロット に分割し、これらタイムスロットの各々について、リア ルタイム制御を保証する時間を算出し、その時間内にタ スクが終了するような値のうちの最小のものとなるよう に、前記プロセッサの動作を制御する可変のクロック周 30 波数を決定し、そのクロック周波数に基づいて前記しき い値電圧を決定することを特徴とする電力制御プログラ ムを記録した記録媒体。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CMOS半導体回 路の電力制御を行う電力制御装置及び方法並びに電力制 御プログラムを記録した記録媒体に関するものである。 [0002]

【従来の技術】バッテリ駆動の携帯機器(例えば、携帯 40 電話、携帯オーディオ、携帯ビデオ、ノートブックパー ソナルコンピュータ、PDA(Personal Digital Assist ants))、マイクロプロセッサ、一般的なデジタルハー ドウェア及びシステム等が具えるCMOS半導体回路 は、一般に電源電圧の二乗に比例する電力を消費する。 【0003】電源電圧を低減させることによってCMO S半導体回路の消費電力を低下させることができるが、 これに伴って回路速度も低下する。このような回路速度 の低下を抑制するために、СМОS半導体回路を構成す るMOS素子のしきい値電圧も同様に低下させている。

【0004】しかしながら、しきい値電圧を低下させる ことによって、回路の漏れ電流が増大し、電源電圧が 8 V以下である将来の環境においては、このような 漏れ電流の影響が大きくなる。

【0005】このような不都合を回避するために、IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 31, NO. 11, NOVEMBER 1996では、図8に示すように、MOS素子で 構成されるCMOS半導体回路101に対するしきい値 電圧制御回路102を提案している。

【0006】このしきい値電圧制御回路102は、温度 検知回路103と、電源電圧変化検知回路104と、製 造ばらつき検知回路105と、基板電圧制御回路106 と、基板電圧発生回路107とを具える。

【0007】温度検知回路103は、温度T1について の情報を有する信号が入力されるとともに、それに応じ た信号を基板電圧制御回路106に出力する。電源電圧 変化検知回路104は、電源電圧変化S1についての情 報を有する信号が入力されるとともに、それに応じた信 号を基板電圧制御回路106に出力する。製造ばらつき 検知回路105は、製造ばらつきM1についての情報を 有する信号が入力されるとともに、それに応じた信号を 基板電圧制御回路106に出力する。

【0008】基板電圧制御回路106には待機信号W1 も入力される。基板電圧制御回路106は、入力された 信号に基づいて、基板電圧発生回路107を制御するた めの信号を出力する。

【0009】基板電圧発生回路107は、CMOS半導 体回路101のMOS素子の基板端子の電圧を加減し て、MOS素子自体のしきい値電圧を動作時と待機時と の2モードにおいて加減する。これによって、待機時の 漏れ電流による電力損失が抑制される。

[OO 1 O] IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 31, NO. 11, NOVEMBER 1996には、図9に示すよう なMOS素子で構成されるCMOS半導体回路201に 対するしきい値電圧制御回路202も提案している。

【0011】このしきい値電圧制御回路202は、温度 検知回路203と、電源電圧変化検知回路204と、製 造ばらつき検知回路205と、バックゲート電圧制御回 路206と、バックゲート電圧発生回路207とを具え る。

【0012】温度検知回路203は、温度T2について の情報を有する信号が入力されるとともに、それに応じ た信号をバックゲート電圧制御回路206に出力する。 電源電圧変化検知回路204は、電源電圧変化S2につ いての情報を有する信号が入力されるとともに、それに 応じた信号をバックゲート電圧制御回路206に出力す る。製造ばらつき検知回路205は、製造ばらつきM2 についての情報を有する信号が入力されるとともに、そ れに応じた信号をバックゲート電圧制御回路206に出 50 力する。

ラムを記録した記録媒体を提供することである。

【0013】バックゲート電圧制御回路206には待機 信号W2も入力される。バックゲート電圧制御回路20 6は、入力された信号に基づいて、バックゲート電圧発 生回路207を制御するための信号を出力する。

【0014】バックゲート電圧発生回路207は、バッ クゲート電圧を制御することによって、待機時の漏れ電 流による電力損失を抑制する。

【0015】一方、ACM/IEEE Proceedings of Internat ional Symposium on Low Power Electronics and Desig n, Aug. 1998には、図10に示すようなMOS素子で構 10 成されるCMOS半導体回路301に対するしきい値電 圧制御回路302を提案している。

【0016】このしきい値電圧制御回路302は、基板 又はバックゲートバイアスを利用してMOS素子のしき い値電圧を加減することによって、動作時のしきい値電 圧の最適化を行うものであり、しきい値電圧制御された 遅延線303を有する閉ループ制御機構によって、制約 時間内に回路動作を完了できる範囲内でMOS素子のし きい値電圧をできるだけ大きくするようにしている。こ れによって、動作時の漏れ電流による消費電力を低減さ 20 せることができる。

【0017】この場合、遅延線303を伝送する信号と 外部クロックECとの間の遅延差は、遅延ばらつき検知 回路304によって検知され、これによって、基板又は バックゲート電圧発生回路305及び306は、温度、 電源電圧変化、製造ばらつき等に対しても効果的にハー ドウェアによるしきい値電圧制御を行う。

#### [0018]

【発明が解決しようとする課題】しかしながら、図8及 び9に示したしきい値電圧制御回路102及び202の 30 場合、待機信号W1及びW2に同期してしきい値電圧を 変化させているので、CMOS半導体回路101及び2 01を動作させるモード及びそれを待機させるモードに しか対応することができない。すなわち、動作速度に応 じてしきい値電圧を変化させていない。その結果、実時 間処理を最適な消費電力で行うことができない。

【0019】また、待機時に基板又はバックゲートバイ アスを負にすることによって、MOS素子のしきい値電 圧を上昇させ、これによって漏れ電流を抑制している が、実際にはMOS素子の信頼性上の理由から、十分な 40 負バイアスを印加することができず、その結果、待機時 に十分に漏れ電流を抑制することができない。

【0020】さらに、図10に示すしきい値電圧制御回 路302の場合、しきい値電圧制御された遅延線303 を伝送する信号の速度が変化するために、CMOS半導 体回路301の製造工程技術が変更される度にハードウ ェアの再設計が必要となる。この場合、ソフトウェアに よる制御が不可能であるため、柔軟性がない。

【0021】本発明の目的は、実時間処理を最適な消費 電力で行う電力制御装置及び方法並びに電力制御プログ 50

【0022】本発明の他の目的は、待機時に十分に漏れ 電流を抑制する電力制御装置及び方法並びに電力制御プ ログラムを記録した記録媒体を提供することである。

6

【0023】本発明の他の目的は、CMOS半導体回路 の製造工程技術が変更されてもハードウェアの再設計を 必要としない電力制御装置及び方法並びに電力制御プロ グラムを記録した記録媒体を提供することである。

[0024]

【課題を解決するための手段】本発明の電力制御装置 は、NMOS素子及びPMOS素子を有するCMOS半 導体集積回路の電力を制御する電力制御装置であって、 前記NMOS素子及び/又はPMOS素子のしきい値電 圧をそれぞれ制御するしきい値電圧制御手段と、2以上 の動作速度にそれぞれ対応する2以上のモードに従って しきい値電圧を動的に制御するよう前記しきい値電圧制 御手段にコマンドをソフトウェアによって送信するしき い値電圧設定手段とを具えることを特徴とするものであ

【0025】本発明によれば、2以上の動作速度にそれ ぞれ対応する2以上のモードに従ってしきい値電圧を動 的に制御するようしきい値電圧制御手段にコマンドをソ フトウェアによって送信するので、実時間処理を最適な 消費電力で行うことができる。

【0026】さらに、しきい値電圧設定手段をソフトウ ェア上で実現することができるので、СМОS半導体回 路の製造工程技術が変更されてもハードウェアの再設計 を必要としない。

【0027】例えば、前記モードが、前記NMOS素子 のしきい値電圧を第1電圧とするとともに前記PMOS 素子のしきい値電圧を第2電圧とした最も高速な第1動 作速度モードと、前記NMOS素子のしきい値電圧を第 3電圧とするとともに前記 PMOS素子のしきい値電圧 を第4電圧とした前記第1動作速度より低速の第2動作 速度モードとを有し、前記第3電圧を前記第1電圧より も高くし及び/又は前記第4電圧を前記第2電圧よりも 低くする。さらに、待機時には、前記NMOS素子のし きい値電圧を第3電圧よりも高くし、かつ、前記PMO S素子のしきい値電圧を第4電圧よりも低くする。な お、第2動作速度より低速の第3動作速度モードなどを 有してもよい。

【0028】好適には、電源電圧を0.8V以下とし、 前記NMOSトランジスタのしきい値電圧の最小値を 0.2 V以下とし及び/又は前記 PMOSトランジスタ のしきい値電圧の最大値を-0.2 V以上とする。これ によって、しきい値電圧の動的な制御が良好に行われ

【0029】前記しきい値電圧制御手段が、前記NMO S素子及び/又はPMOS素子の基板電圧をそれぞれ制 御する基板電圧制御手段を有し、前記しきい値電圧設定

手段が、前記2以上の動作速度及び待機状態に対応する 3以上のモードに従って基板電圧を動的に制御するよう 前記基板電圧制御手段にコマンドを送信する基板電圧設 定手段を有してもよい。

【0030】この場合、例えば、前記第1動作速度モードにおいて、前記NMOS素子の基板電圧を第5電圧とするとともに前記PMOS素子の基板電圧を第6電圧とし、前記第2動作速度モードにおいて、前記NMOS素子の基板電圧を第7電圧とするとともに前記PMOS素子の基板電圧を第8電圧とし、前記第7電圧を前記第5電圧よりも低くし及び/又は前記第8電圧を前記第6電圧よりも高くする。

【0031】好適には、前記第5電圧を零より高くし及び/又は前記第6電圧を電源電圧より低くする。これによって、しきい値電圧の動的な制御が良好に行われる。

【0032】前記しきい値電圧制御手段が、前記NMOS素子及び/又はPMOS素子のバックゲート電圧をそれぞれ制御するバックゲート電圧制御手段を有し、前記しきい値電圧設定手段が、前記2以上の動作速度及び待機状態に対応する3以上のモードに従ってバックゲート電圧制御手段にコマンドを送信するバックゲート電圧設定手段を有してもよい。

【0033】この場合、例えば、前記第1動作速度モードにおいて、前記NMOS素子のバックゲート電圧を第9電圧とするとともに前記PMOS素子のバックゲート電圧を第10電圧とし、前記第2動作速度モードにおいて、前記NMOS素子のバックゲート電圧を第11電圧とするとともに前記PMOS素子のバックゲート電圧を第12電圧とし、前記第11電圧を前記第9電圧よりも30低くし及び/又は前記第12電圧を前記第10電圧よりも高くする。

【0034】好適には、前記第9電圧を零より高くし及び/又は前記第10電圧を電源電圧より低くする。これによって、しきい値電圧の動的な制御が良好に行われる。

【0035】さらに好適には、前記CMOS半導体回路に直列接続した遮断NMOS素子及び/又は遮断PMOS素子のゲート電圧を制御するゲート電圧制御手段と、待機状態に対応するモードにおいて、前記遮断NMOS 40素子及び/又は遮断PMOS素子のゲート電圧に負のバイアスをかけるよう前記ゲート電圧制御手段にコマンドを送信するゲート電圧設定手段とを更に具える。これによって、待機時に十分に漏れ電流を抑制することができる。

【0036】更に好適には、前記CMOS半導体回路に 直列接続した遮断NMOS素子及び/又は遮断PMOS 素子のゲート電圧を制御するゲート電圧制御手段と、前 記第1動作速度モード及び第2動作速度モードにおい て、前記遮断NMOS素子及び/又は遮断PMOS素子 50 のゲート電圧を電源電圧以上にバイアスをかけるよう前記ゲート電圧制御手段にコマンドを送信するゲート電圧設定手段とを更に具える。これによって、第1動作速度モード及び第2動作速度モードにおける遮断NMOS素子及び/又は遮断PMOS素子のゲート電圧の制御を良好に行うことができる。

【0037】本発明による他の電力制御装置は、NMOS素子及びPMOS素子を有するCMOS半導体集積回路を具えるプロセッサと、そのNMOS素子及び/又はPMOS素子に可変のしきい値電圧を制御するしきい値電圧制御手段とを具え、前記プロセッサが、割り当てられたシンクフレームを適切なタイムスロットに分割し、これらタイムスロットの各々について、リアルタイム制御を保証する時間を算出し、その時間内にタスクが終了するような値のうちの最小のものとなるように、前記プロセッサの動作を制御する可変のクロック周波数を決定し、そのクロック周波数に基づいて前記しきい値電圧を決定するしきい値電圧決定手段を有することを特徴とする電力制御装置。

【0038】本発明によれば、リアルタイム制御を保証する時間内にタスクが終了するような値のうちの最小のものとなるように、プロセッサの動作を制御する可変のクロック周波数を決定し、そのクロック周波数に基づいてしきい値電圧を決定するので、しきい値電圧の最適化の効率が向上し、その結果、消費電力の最小化を適切に行うことができる。また、制約時間内で演算が終了することが保証されているので、リアルタイムアプリケーションに適用することができる。

【0039】好適には、nを自然数とし、kをn未満の自然数とした場合、前記クロック周波数を、所定の周波数のk/n倍とする。このように所定の周波数のk/n倍のクロック周波数を生成することによって、複雑なインタフェース回路を必要とせずに外部デバイスとのデータのやりとりを容易に行うことができる。

【0040】好適には、前記プロセッサが、前記しきい値電圧設定手段が前記しきい値を最適化するための関係を参照可能な独立した参照手段を有する。このような参照手段が独立しており、すなわち、ハードウェア又はアプリケーションプログラムに実装されていないので、プロセス技術が変更する度にハードウェアの再設計やソフトウェアの再プログラミングを必要としない。

【0041】さらに好適には、前記関係を前記しきい値電圧及びクロック周波数に応じて決定する。これによって、しきい値電圧の最適化の効率が向上し、その結果、消費電力の最小化を適切に行うことができ、かつ、リアルタイムアプリケーションへの適用が可能になる。

【0042】さらに好適には、前記しきい値電圧決定手段が、前記プロセッサから送信されるコマンドに応答して前記しきい値電圧を決定するように構成する。これによって、しきい値電圧の最適化の効率が更に向上し、そ

の結果、消費電力の最小化を更に適切に行うことができ る。

【0043】本発明による電力制御方法は、しきい値電 圧を最適化する電力制御方法であって、割り当てられた シンクフレームを適切なタイムスロットに分割し、これ らタイムスロットの各々について、リアルタイム制御を 保証する時間を算出し、その時間内にタスクが終了する ような値のうちの最小のものとなるように、前記プロセ ッサの動作を制御する可変のクロック周波数を決定し、 そのクロック周波数に基づいて前記しきい値電圧を決定 10 するしきい値電圧決定ステップを有することを特徴とす るものである。

【0044】本発明による電力制御方法よれば、しきい 値電圧の最適化の効率が向上し、その結果、消費電力の 最小化を適切に行うことができ、かつ、リアルタイムア プリケーションへの適用が可能になる。

【0045】本発明による電力制御プログラムを記録し た記録媒体は、しきい値電圧を最適化する電力制御プロ グラムを記録した記録媒体であって、割り当てられたシ ンクフレームを適切なタイムスロットに分割し、これら 20 タイムスロットの各々について、リアルタイム制御を保 証する時間を算出し、その時間内にタスクが終了するよ うな値のうちの最小のものとなるように、前記プロセッ サの動作を制御する可変のクロック周波数を決定し、そ のクロック周波数に基づいて前記しきい値電圧を決定す ることを特徴とする。

【0046】本発明による電力制御を記録した記録媒体 よれば、しきい値電圧の最適化の効率が向上し、その結 果、消費電力の最小化を適切に行うことができ、かつ、 リアルタイムアプリケーションへの適用が可能になる。 [0047]

【発明の実施の形態】本発明による電力制御装置及び方 法並びに電力制御プログラムを記録した記録媒体の実施 の形態を、図面を参照して詳細に説明する。図面中、同 一パーツには同一符号を付すものとし、簡潔のためにパ ーツの一部を省略する場合もある。

【0048】図1は、本発明による電力制御装置を示す 図である。この電力制御装置は、図1Aに示すようにプ ロセッサ (ハードウェア) 1と、電力制御回路2と、こ の電力制御回路2によってしきい値電圧制御されるハー 40 ドウェア3とを具える。このプロセッサ1は、アプリケ ーションプログラム4及びデバイスドライバ5を有する ソフトウェア6がインストールされ、図1では示さない I/Oポートを通じて簡単なコマンドCを電力制御回路 2との間でやりとりし、プロセッサ1及びハードウェア 3の内部クロック周波数及びしきい値電圧を制御する制 御信号CS1及びCS2を出力する。なお、プロセッサ 1自体もしきい値電圧制御される。

【0049】このために、電力制御回路2は、しきい値 電圧制御回路7と、クロック周波数発生器8と、ゲート 50

電圧制御回路9と、タイマ回路10とを有する。しきい 値電圧制御回路7は、基準となる外部クロック fclkに 基づいて可変基板 (バックゲート) 電圧 Vbn. Vbpを 生成し、プロセッサ1及びハードウェア3に供給する。 クロック周波数発生器8は、外部クロック fclkのk/ n倍(nを自然数とし、kをn未満の自然数とする。) となる可変周波数 f varを生成し、その可変周波数 f var をプロセッサ1及びハードウェア3に供給する。外部ク ロック fclkをそのように設定することによって、外部 デバイスとのデータのやりとりが容易となる。なお、可 変基板(バックゲート)電圧Vbn, Vbpは、後に説明 するように可変周波数 f varに応じて設定される。

【0050】ゲート電圧制御回路9は、プロセッサ1か ら待機コマンドが出力された場合、図2に示すようなC MOS半導体回路11に直列接続した遮断NMOS素子 12及び遮断PMOS素子13のゲート電圧Vgn, Vg pを負にバイアスをかけることによって、完全に漏れ電 流を遮断させる。タイマ回路10は、後に説明するよう なリアルタイム処理を行う際に使用される。

【0051】例えば、遮断NMOS素子12のゲート電 圧の最低値を負の値とし及び/又は遮断 PMOS素子1 3のゲート電圧の最高値を電源電圧以上とするととも に、遮断NMOS素子12のゲート電圧の最高値を電源 電圧以上とし及び/又は遮断PMOS素子13のゲート 電圧の最低値を負の値とする。なお、図2には、遮断N MOS素子12のソースに基準電圧Vss (例えばアー ス)を接続し、遮断PMOS素子13のソースに電源電 圧Vddが接続していることを示す。

【0052】アプリケーションプログラム4は、図1B に示すようにユーザプログラム14及び電力制御アルゴ 30 リズム15を有する。ユーザプログラム14は、設計者 によって任意にプログラムされ、電力制御アルゴリズム 15は、2以上の動作速度及び待機状態に対応する3以 上のモードに従ってしきい値電圧を動的に制御するよう しきい値電圧制御回路7にコマンドを送信する(電力制 御アルゴリズム15の構成及びコマンドの送信について は後に説明する。)。

【0053】デバイスドライバ5は、図1Cに示すよう に可変基板 (バックゲート) 電圧 Vbn, Vbp を最適化 するための参照可能な関係(ルックアップテーブル)を 有する。このデバイスドライバ5は独立しており、すな わち、プロセッサ1、ハードウェア3又はアプリケーシ ョンプログラム4に実装されていない。

【0054】本実施の形態では、基板バイアス(Vbn-Vss, Vdd-Vbp) を、最高の動作速度モードである外 部クロック fclkのときに零とし、動作速度を低下させ るに従って減少させ、待機モードでは負の最小値にする とともに、遮断NMOS12のゲート電圧を最低値とし 及び/又は遮断PMOS素子13のゲート電圧を最高値 とする。このようにモードを設定することによって、待

る。

20

11

機時に漏れ電流を十分に遮断することができる。なお、 Vssは基準電圧を表し、Vddを電源電圧とする。また、 製造コストの観点から、動作速度モードの数を2又は3 とするのが好適である。

【0055】なお、基板バイアスを、最高の動作モード において正の最大値とし、動作速度を低下させるに従っ て減少させ、待機モードでは零にしてもよい。このよう にモードを設定することによって、CMOS半導体回路 11のNMOS素子 (NMOSトランジスタ) 11a及 びPMOS素子 (PMOSトランジスタ) 11bの耐圧 10 信頼性が向上し、基板効果(基板定数)が大きくなる。

【0056】例えば、電源電圧Vddを0.8V以下と し、NMOS素子11aのしきい値電圧の最小値を0. 2 V以下とし及び/又はPMOS素子11 bのしきい値 電圧の最大値を-0.2 V以上とする。

【0057】可変基板 (バックゲート) 電圧 Vbn, Vb pは、電力制御回路2の外又は内から独立して同時に供 給され、NMOS素子11a及びPMOS素子11bの 制御は、独立した電源のうちの1個に接続することによ って行われる。

【0058】図3は、電力制御アルゴリズムを詳細に示 す図である。この電力制御アルゴリズム12は、可変ク ロック周波数 f var 及び可変基板 (バックゲート) 電圧 Vbn, Vbpを算出するステップS1と、可変クロック 周波数 f var 及び可変基板 (バックゲート) 電圧 Vb n、Vbpを適用するステップS2と、主プログラムを 実行するステップS3と、プロセッサのアイドリングを 行うステップS4とを具える。

【0059】大抵のリアルタイムアプリケーションでは 一定時間中に一定量のタスクを実行する必要がある。こ 30 の一定時間をsync frame (シンクフレーム) と定義すると、各sync frameは複数のタイム スロット(各タイムスロットの長さを、例えばワークロ ードに応じて決定する。) に分割されている。各タイム スロットにおいて、リアルタイム処理を保証するターゲ ット実行時間Ttar を算出する。可変クロック周波数 f var を、そのターゲット実行時間Ttar 内にタスクか終 了するような値のうちの最小のものに決定する。

【0060】この際、ルックアップテーブル部16(図 1C) が有する可変クロック周波数 fvar 及び可変基板 40 (バックゲート) 電圧Vbn, Vbpの関係を示したルッ クアップテーブル(これについては後に説明する。)を 利用する。なお、逐次アプリケーションの場合には、任 意の時刻に任意の可変クロック周波数 fvarを設定すれ ばよい。

【0061】また、ステップS1~S3はタイムスロッ トごとに実行され、ステップS1~S4はsync f rameごとに実行される。

【0062】図4は、ルックアップテーブル部を詳細に 示す図である。このルックアップテーブル部16は、可 50

変クロック周波数 fvar 及び可変基板 (バックゲート) 電圧 Vbn. Vbpの関係を有するルックアップテーブル 16 aと、可変クロック周波数 fvar の変化及び電力制 御回路2 (図1) の過渡遅延Ttdとの関係を有するルッ クアップテーブル16bとを有する。これらルックアッ プテーブル16a及び16bのパラメータ、すなわち、 可変クロック周波数 f var 、可変基板 (バックゲート) 電圧Vbn, Vbp、可変クロック周波数 fvar の変化及 び過渡遅延Ttdは、プロセッサ1及び電力制御回路2 (共に図1) を実際に計測することによって求められ

【0063】本発明による電力制御装置を更に詳細に説 明する。図5は、可変クロック周波数 fvar 及び可変基 板(バックゲート)電圧Vbn、Vbpを算出するステッ プS1を説明するための図である。図5Aにおいて、プ ロセッサ1には、アプリケーションプログラム3の他 に、I/Oポート17を示し、電子制御回路2には、タ イマ回路10の他に、論理制御18を示す。

【0064】可変クロック周波数 fvar 及び可変基板 (バックゲート)電圧Vbn, Vbpを算出するに当た り、先ず、アプリケーションプログラム4は、I/Oポ ート17及び制御論理18を経て読出し信号Ri をタイ マ10に送信し、タイマ10から制御論理18及び1/ 〇ポート17を経て現在の時間Tci(iを自然数とす る。)を読み出す。

【0065】次いで、現在のタイムスロットiにおける ターゲットタイムTtari及びシンクフレームのワースト ケースTfiを算出する。これらターゲットタイムTtari 及びシンクフレームのワーストケースTfiをそれぞれ、 fiをi番目のタイムスロットにおける可変クロック周 波数 f var とし、各タイムスロットの長さをTsiとする と、図5Bに示すように、

[0066]

【数1】

## $T tari = \sum_{i} T s j - T c i$

#### Tfi=Ttd+Tsi (fclk / f i)

として算出する。なお、可変クロック周波数 f i が 1 個 前すなわち i-1番目のタイムスロットから変化しない 場合、過渡遅延Ttdは存在しない(例えば、図5Bに示 すようなT[1)。

【0067】算出されたシンクフレームTfiがターゲッ トタイムTtariを超えない最小の可変クロック周波数 f i が可変クロック周波数 f var と決定される。なお、可 変クロック周波数 f var は、既に説明したように外部ク ロック周波数 fclk のk/n倍(nを自然数とし、kを n未満の自然数とする。)となる。可変基板(バックゲ ート)電圧Vbn、Vbpは、ルックアップテーブル10 a (図4)を参照することによって決定される。

【0068】図6は、可変クロック周波数 fvar 及び可

のホールドを解除する。

14

変基板 (バックゲート) 電圧 Vbn, Vbpを適用するステップS2を説明するための図である。図6Aにおいて、プロセッサ1には、アプリケーションプログラム4及びI/Oポート17の他に、割込みピン19及びオンチップクロック周波数 fon-chip を生成する位相同期ループ (PLL) 20も示す。また、電子制御回路2には、タイマ回路10及び制御論理18の他に、クロック周波数発生器8及びDC-DCコンバータ22も示す。図6Bにおいて、三つのグラフの縦軸はそれぞれ、基板バイアスVbn-Vss、Vdd-Vbp、可変クロック周波数 10 fvar 及びオンチップクロック周波数 fon-chip を表し、その横軸は全て時間を表す。

【0069】ステップS1で算出した可変クロック周波数fvar、可変基板(バックゲート)電圧Vbn、Vbp及び過渡遅延Ttdを生成するような信号は、I/Oポート17を通じて制御論理18に供給される。制御論理18は、割込みピン19を通じて割込み信号INTを送信してプロセッサ1をホールドするとともに、可変クロック周波数fvar、可変基板(バックゲート)電圧Vbn、Vbp及び過渡遅延Ttdを生成するような信号を、クロック周波数発生器8、DC-DCコンバータ22及びタイマ回路10に供給する。これらの動作は、図6Bの時間t1で行われる。

【0070】その後、時間 t 2で、クロック周波数発生器 8 が可変クロック周波数 f var をハードウェア 3 及び P L L 2 0 に供給し、時間 t 3 で、P L L 2 0 がオンチップクロック周波数 f on-chip を生成し、時間 t 4 で、D C - D C コンバータ 2 2 が可変基板(バックゲート)電圧 V b n 、V b p をプロセッサ 1 及びハードウェア 3 に 供給する。

【0071】時間 t 1から過渡遅延Ttd経過後の時間 t 5で、タイマ回路10は制御論理18に終了信号Fを供給し、制御論理18は、それに応答して割込みピン19に実行信号RUNを供給し、プロセッサ1のホールドを解除する。

【0072】図7は、プロセッサのアイドリングを行うステップS4を説明するための図である。図7Aにおいて、プロセッサ1には、アプリケーションプログラム4、I/Oポート17及び割込みピン19のみを示す。図7Cにおいて、二つのグラフの縦軸はそれぞれ可変ク40ロック周波数fvar及び可変基板(バックゲート)電圧Vbn, Vbpを表し、その横軸は全て時間を表す。

【0073】各sync frameにおける実際のシンクフレームTexe は、図7Bに示すように、算出されたシンクフレームTfi(図7BではTf2について示す。)よりも小さいので、sync frame終了部分には図7Bで斜線で示すアイドリングタイムTnopが存在する。この場合、プロセッサ1の内部データが消失するために可変電源電圧Vddを零にすることはできないが、可変クロック周波数 fvar を零にする(これをfno 50

p で表す。) ことができる。これによって、アイドリングタイムTnop での電力はほぼ零となり、消費電力を大幅に低減することができる。

【0074】具体的に説明すると、アプリケーションプログラム4は、アイドリングタイムTnop及び過渡遅延Ttdを生成する信号を、I/Oポート17を通じて制御論理18に供給する。制御論理18は、割込みピン19を通じて割込み信号INTを送信してプロセッサ1をホールドし、アイドリングタイムTnop及び過渡遅延Ttdを生成する信号をタイマ回路10に供給するとともに、可変クロック周波数fvar(この場合、fnop)を生成する信号をクロック周波数発生器8に供給する。これらの動作は、図7Cの時間t11で行われる。

【0075】その後、時間 t 12で、クロック周波数発生器8は可変クロック周波数 f var(この場合、f nop)をプロセッサ1に供給し、時間 t 13で、タイマ回路10は、アイドリングタイムTnop が終了したことを表す終了信号F1を制御論理18に供給し、制御論理18は、可変クロック周波数 f var を生成する信号をクロック周波数発生器8に供給するとともに、基板(バックゲート)電圧Vbn、Vbpを生成する信号をDC-DCコンバータ22に供給する。

【0076】その後、時間 t 14で、周波数シンセサイザ21は可変クロック周波数 f varをプロセッサ1及びハードウェア3に供給し、時間 t 15で、DC-DCコンバータ22は可変基板(バックゲート)電圧Vbn、Vbpをプロセッサ1及びハードウェア3に供給する。【0077】その後、時間T16で、タイマ回路10は、過渡遅延Ttdが終了したことを表す終了信号を制御論理18に供給し、制御論理18は、それに応答して割

込みピン19に実行信号RUNを供給し、プロセッサ1

【0078】本実施の形態によれば、動的に変化する複数の動作速度に対して、しきい値電圧がソフトウェアフィードバックを利用してシンクフレームで最適化され、待機時に遮断NMOS素子12及び遮断PMOS素子13によって完全に漏れ電流を遮断するので、消費電力効率が向上する。このために、実時間アプリケーションへの適用が可能となる。

【0079】このようなソフトウェアによるしきい値制御によって、ハードウェアの再設計が不要となる。また、シンクフレームにしきい値電圧制御を行うことによって、バイナリコード互換性を実現できるので、旧式のターゲットプロセッサ用にコンパイルされたバイナリコードは、同一のインストラクションセットを有するプロセッサによってそのまま実行することができる。

【0080】プロセスを変更する場合でも、デバイスドライバの簡単な変更だけで十分であり、再プログラミングや再コンパイルを必要としない。また、しきい値電圧と周波数との関係のようなハードウェア3に依存する全

i

てのパラメータが、変更が容易であるデバイスドライバ に実装されているので、電力制御回路2は、特定のハー ドウェアごとに再設計する必要がなく、任意のシステム にもそのまま適用することができる。

【0081】さらに、電力制御アルゴリズム15がプロ セッサ1のソフトウェア6の上で実行されるので、電力 制御回路2を、単純なハードウェアで実現することがで き、かつ、容易に設計することができる。

【0082】本発明は、上記実施の形態に限定されるも のではなく、幾多の変更及び変形が可能である。例え 10 11b PMOS素子 ば、上記実施の形態で説明したプロセッサ1及び電力制 御回路2を、当業者によって他の設計にすることもでき る。

【0083】また、電力制御アルゴリズム15をアプリ ケーションプログラム4にインストールした場合につい て説明したが、アプリケーションプログラム4が記録さ れた記録媒体(例えば、CD-ROM)からアプリケー ションプログラム4を読み出すことによって電力制御を 実行することもできる。

#### 【図面の簡単な説明】

【図1】 本発明による電力制御装置を示す図である。

【図2】 図1の電力制御回路からの制御信号とハード ウェアとの関係を示す図である。

【図3】 電力制御アルゴリズムを詳細に示す図であ る。

【図4】 ルックアップテーブル部を詳細に示す図であ る。

【図5】 可変クロック周波数 f var 及び可変基板(バ ックゲート)電圧Vbn, Vbpを算出するステップS1を 説明するための図である。

【図6】 可変クロック周波数 f var 及び可変基板(バ ックゲート)電圧Vbn, Vbpを適用するステップS2を 説明するための図である。

【図7】 プロセッサのアイドリングを行うステップS 4を説明するための図である。

【図8】 電力制御装置の第1の従来例を示す図であ る。

【図9】 電力制御装置の第2の従来例を示す図であ

【図10】 電力制御装置の第3の従来例を示す図であ 40 S1, S2 電源電圧変化

#### 【符号の説明】

- 1 プロセッサ
- 2 電力制御回路
- 3 ハードウェア

4 アプリケーションプログラム

5 デバイスドライバ

- 6 ソフトウェア
- 7 しきい値電圧制御回路
- 8 クロック周波数発生器
- 9 ゲート電圧制御回路
- 10 タイマ回路

11, 101, 201, 301 CMOS半導体回路

11a NMOS素子

12 遮断NMOS素子

13 遮断PMOS素子

14 ユーザプログラム

15 電力制御アルゴリズム

16 ルックアップテーブル部

16a, 16b ルックアップテーブル

17 I/Oポート

18 制御論理

19 割込みピン

20 20 PLL

22 DC-DCコンバータ

102, 202, 302 しきい値電圧制御回路

103,203 温度検知回路

104,204 電源電圧変化検知回路

105,205 製造ばらつき検知回路

106 基板電圧制御回路

107 基板電圧発生回路

206 バックゲート電圧制御回路

207 バックゲート電圧発生回路

30 303 遅延線

304 遅延ばらつき検知回路

305,306 基板又はバックゲート電圧発生回路

C コマンド

CS1, CS2 制御信号

EC 外部クロック

fclk 外部クロック周波数

f var 可変周波数

INT 割込み信号

M1, M2 製造ばらつき


T1, T2 温度


W1, W2 待機信号


Vbn, Vbp 可変基板 (バックゲート) 電圧


Vdd 電源電圧

Vss 基準電圧









#### 【手続補正書】

【提出日】平成13年2月15日(2001.2.15)

#### 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

#### 【補正内容】

【0005】このような不都合を回避するために、Tada

hiro Kuroda, Tetsuya Fujita, Shinji Mita, Tetsu Nagamatsu, Shinichi Yoshioka, Kojiro Suzuki, Fumihi ko Sano, Masayuki Norishima, Masayuki Murota, Mako to Kako, Masaaki Kinugawa, Masakazu Kakumu, and Ta kayasu Sakurai, "A O. 9-V, 150-MHz, 10-mW, 4 mm2, 2-D Discrete Cosine Transform Core Processor with Variable Threshold-Voltage (VT) Scheme," IEEE JOUR AL OF SOLID-CIRCRITS, VOL. 31, NO. 11, PP. 1770-1779, N

OVEMBER 1996.では、図8に示すように、MOS素子で構成されるCMOS半導体回路101に対するしきい値電圧制御回路102を提案している。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】Tadahiro Kuroda, Tetsuya Fujita, Shin ji Mita, Tetsu Nagamatsu, Shinichi Yoshioka, Kojir o Suzuki, Fumihiko Sano, Masayuki Norishima, Masay ukiMurota, Makoto Kako, Masaaki Kinugawa, Masakazu Kakumu, and Takayasu Sakurai, "A0.9-V, 150-MHz, 10-mW, 4 mm2, 2-D Discrete Cosine TransformCore Processor with Variable Threshold-Voltage(VT)Scheme," IEEE JOURAL OF SOLID-CIRCRITS, VOL. 31, NO. 11, PP. 1770-1779, NOVEMBER 1996.には、図9に示すような

MOS素子で構成されるCMOS半導体回路201に対するしきい値電圧制御回路202も提案している。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】一方、Masayuki Miyazaki, Hiroyuki Mizu no, and Koichiro Ishibashi "A Delay Distribution Squeezing Scheme with Speed-Adaptive Threshold-Voltage CMOS(SA-Vt CMOS) for Low Voltage LSIs," Proce edings of ACM/IEEE International Symposium on Low Power Electronics and Design, pp48-53, 1988.図10に示すようなMOS素子で構成されるCMOS半導体回路301に対するしきい値電圧制御回路302を提案している。

#### フロントページの続き

Fターム(参考) 5F038 BB02 BB08 BB10 DF04 DF05

DF08 EZ10 EZ20

5F048 AB03 AB08 AB10 AC03 BB14

BB15

5H420 BB12 BB14 CC02 DD02 EA14

EA24 EA42 EA43 EB16 EB26

EB37 GG07 NA00 NB02 NB14

NB18 NB25 NB31 NB37 NC33

NC35 NE26